Napisujemo testbench modul i izvodimo simulaciju u okruženju ModelSim tvrtke Altera.
Potrebno
- - Računalo;
- - instalirano razvojno okruženje Quartus II + ModelSim.
Upute
Korak 1
Prvi korak je osigurati da je put do alata ModelSim naveden u razvojnom okruženju Quartus II. Da biste to učinili, otvorite izbornik Alati -> Opcije. U opcijama idite na Općenito -> Opcije EDA alata. Pronalazimo polje ModelSim-Altera i u njega upišemo C: / altera / 13.0sp1 / modelsim_ase / win32aloem ili, klikom na gumb s tri točke, tražimo ovaj direktorij na našem računalu. Naravno, za verziju Quartusa koja nije moja, imat ćete vlastiti put do direktorija "win32aloem".
Korak 2
Imate projekt za FPGA u Quartus II. Kako pisati testove ili testbencheve (testbench) - ovo je tema za zasebni članak. Za sada pretpostavimo da je vaš testbench već napisan. Sada morate reći razvojnom okruženju koji test želite koristiti prilikom simulacije. Da biste to učinili, otvorite postavke putem izbornika Zadaci -> Postavke … U prozoru koji se otvori, u odjeljku Postavke alata EDA -> Simulacija, kliknite gumb Test Benches … Ovdje, usput, možete postaviti nekoliko testova i prijeđite na potreban prilikom sastavljanja projekta.
3. korak
Otvorio se prozor za uređivanje testova. Još nismo stvorili nijednu ispitnu stolu, pa je popis prazan. Pritisnite gumb Novo … U prozoru koji se otvori morate postaviti postavke testa.
S lijeve strane polja kliknite gumb s tri točke. Odaberite datoteku s testbench kodom i kliknite Otvori. Sada kliknite gumb Dodaj. Test se pojavio na popisu testova.
Nakon toga, u polju postavite ime modula najviše razine koji je definiran u vašem testbenchu. U polje možete unijeti bilo koje ime, prema zadanim postavkama automatski će se stvoriti isto kao i naziv modula.
To je to, postavili smo osnovne postavke testa. Dvaput pritisnite U redu. Sada se naš test pojavio na padajućem popisu ispitnih stolova. Ponovno kliknite U redu.
4. korak
Ako još niste napravili sintezu projekta, vrijeme je da to učinite. Na izborniku odaberite Obrada -> Start -> Pokreni analizu i sintezu ili pritisnite kombinaciju tipki Ctrl + K ili jednostavno kliknite odgovarajuću ikonu na gornjoj ploči.
Korak 5
Može se započeti simulacija. Odaberite Alati -> Pokreni alat za simulaciju -> RTL Simulation s izbornika (1) ili kliknite ikonu RTL Simulation na gornjoj ploči (2).
Korak 6
Pokrenut će se alat ModelSim koji će izvršiti sve upute napisane u vašem testbenchu i zaustaviti se (ako ste to posebno naznačili s $ stop direktivom u testnom kodu). Zaslon će prikazati dijagrame nivoa FPGA ulaznih i izlaznih signala koje ste opisali u svom projektu.
